闪存优化型数据路径
闪存机柜的仅硬件数据路径设计消除了系统软件层的延迟。 系统的数据路径完全独立于控制路径。
数据通过现场可编程门阵列 (FPGA) 在闪存机柜中传输,防止接口转换、协议控制或分层时进行不必要的循环。 FPGA 包含在接口卡、RAID 控制器和 MicroLatency 模块中。
此外,所有数据都在三个节点中传递:
- 接口节点
- 高速缓存节点
- 数据降维节点
这些节点驻留在每个网格控制器上。 系统装入在所有网格控制器之间均匀分布,导致统计均衡负载。 所有数据节点都互相通信,以便可以将通过特定接口节点进入系统的数据定向到任何网格控制器中的任何高速缓存节点。
数据流包含以下阶段:
- I/O 请求在网格控制器上运行的任何接口节点上作为 SCSI 命令进入系统。 I/O 请求基于分发表转发到高速缓存节点,此表维护相关规则以确保均匀分发 I/O 和容量负载。
- 将在不同网格控制器中复制三次高速缓存数据,以在出现任何意外故障的情况下提供保护。
- 高速缓存节点将数据定向到任何网格控制器上的任何数据降维节点。
- 数据降维节点执行数据降维,并将其移回其中一个高速缓存节点。
- 然后,高速缓存节点充当网关,对闪存机柜执行读/写操作。
下图说明这些阶段:图 1. 不同节点中的数据路径 

其中一个网格控制器发生任何故障时,或者检测到节点运行缓慢时,系统会自动以无缝方式重新调整负载分发,且会在剩余节点中共享发生故障/运行缓慢的组件数据,以避免降低性能以及重新均衡整个系统。
FlashSystem A9000 系统仅包含一个闪存机柜。 但是,在包含多个闪存机柜的 FlashSystem A9000R 系统上,可以将数据从任何网格控制器移动到任何闪存机柜。 此网状体系结构使系统可均匀分发系统中的工作负载。
